Elektronik mühendisliğinde analog devre tasarımı, genellikle uzun zaman alan ve deneyim gerektiren bir süreç olarak bilinir. Ancak yeni geliştirilen ARCS (Autoregressive Circuit Synthesis) sistemi, bu paradigmayı değiştirmeyi hedefliyor. Araştırmacıların geliştirdiği bu yapay zeka tabanlı yaklaşım, tam işlevsel analog devre tasarımlarını milisaniyeler içinde üretebiliyor.
ARCS'ın temelinde hibrit bir mimari yatıyor. Sistem, graf tabanlı değişken otokodlayıcı (VAE) ve akış eşleştirme modellerini birleştirerek, hem devre topolojisini hem de bileşen değerlerini aynı anda optimize ediyor. Bu yaklaşım, SPICE simülasyon yazılımı ile entegre çalışarak gerçek dünyada uygulanabilir tasarımlar üretiyor.
Test sonuçları sistemin etkinliğini gözler önüne seriyor. 32 farklı devre topolojisinde yapılan denemelerde, ARCS %99,9 oranında simülasyonda geçerli devreler oluşturdu. Bu başarıyı sadece 8 SPICE değerlendirmesi ile gerçekleştiren sistem, geleneksel genetik algoritmalardan 40 kat daha az hesaplama gücü kullanıyor.
Araştırmacıların geliştirdiği topoloji-farkındalıklı Graf Transformer modeli, tek model çıkarımında %85 başarı oranına ulaşıyor ve bu işlemi 97 milisaniyede tamamlıyor. Bu hız, rastgele arama yöntemlerinden 600 kat daha hızlı anlamına geliyor. Sistemin arkasındaki temel teknik yenilik, çoklu topoloji devre pekiştirmeli öğrenmesine uyarlanan Grup Göreceli Politika Optimizasyonu (GRPO) yaklaşımıdır.